Как команда rep stosb выполняется быстрее, чем этот код?
Clear: mov byte [edi],AL ; Write the value in AL to memory
inc edi ; Bump EDI to next byte in the buffer
dec ecx ; Decrement ECX by one position
jnz Clear ; And loop again until ECX is 0
Гарантируется ли это на всех современных процессорах? Должен ли я всегда использовать rep stosb вместо написания цикла вручную?
В современных процессорах реализация микрокодирования rep stosb и rep movsb фактически использует хранилища, которые шире 1B, поэтому он может rep movsb намного быстрее, чем один байт за такт.
(Обратите внимание, что это применимо только к stos и mov, но не к repe cmpsb или repne scasb. К сожалению, они все еще медленны, как в лучшем случае 2 цикла на байт по сравнению с Skylake, который жалок по сравнению с AVX2 vpcmpeqb для реализации memcmp или memchr. См. https://agner.org/optimize/ для таблиц инструкций и других ссылок на ссылки в теге x86 вики.
См. Почему этот код в 6.5 раз медленнее с включенной оптимизацией? для примера gcc неразумно встроенного repnz scasb или менее плохого скалярного битхака для strlen который, как оказывается, становится большим, и простой альтернативой SIMD.)
rep stos/movs имеет значительные накладные расходы при запуске, но хорошо rep stos/movs для больших memset/memcpy. (См. rep stos оптимизации Intel/AMD для обсуждения того, когда использовать rep stos сравнении с векторизованным циклом для небольших буферов.) Однако без функции ERMSB rep stosb настроен для средних и малых наборов памяти, и оптимально использовать rep stosd или rep stosq (если вы не собираетесь использовать цикл SIMD).
При rep stos отладчике rep stos только одну итерацию (один декремент ecx/rcx), поэтому реализация микрокода никогда не запускается. Не позволяйте этому обмануть вас, думая, что все это может сделать.
Смотрите Какую настройку выполняет REP? некоторые подробности о том, как микроархитектуры семейства Intel P6/SnB реализуют rep movs.
Посмотрите в расширенном REP MOVSB для memcpy информацию о пропускной способности памяти с rep movsb против цикла SSE или AVX, на процессорах Intel с функцией ERMSB. (Обратите особое внимание, что многоядерные процессоры Xeon не могут насытить пропускную способность DRAM только одним потоком из-за ограничений на количество пропусков кэш-памяти одновременно, а также из-за протоколов хранения RFO и не RFO.)
Современный процессор Intel должен выполнять рассматриваемый цикл asm по одной итерации в такт, но ядро семейства AMD бульдозеров, вероятно, не может даже управлять одним магазином в такт. (Узкий на два исполнительных целом число портов обработки инструкции INC/DEC/ветвление. Если условие цикла было CMP/ОКК на edi, сердечник AMD может макро-сплавить сравнить-и-ветвь.)
Одной из основных особенностей так называемых быстрых операций с rep movs (rep movs и rep stos на процессорах Intel P6 и семейства SnB) является то, что они избегают трафика когерентности кэша "чтение для владения" при хранении в ранее не кэшированной памяти. использование хранилищ NT для записи целых строк кэша, но все еще строго упорядоченных (функция ERMSB использует слабо упорядоченные хранилища).
ИДК, насколько хорошая реализация AMD.
(И исправление: ранее я говорил, что Intel SnB может обрабатывать пропускную способность только одной ветки на 2 такта, но на самом деле он может выполнять крошечные циклы за одну итерацию за такт.)
См. Ресурсы по оптимизации (особенно руководства Agner Fog), связанные с вики-тегом x86.
Intel IvyBridge, а затем и ERMSB, который позволяет rep stos[b/w/d/q] и rep movs[b/w/d/q] использовать слабо упорядоченные хранилища (например, movnt), позволяя хранилищам фиксировать для кэширования -of заказ. Это является преимуществом, если в кеше L1 не все места назначения уже загружены. Из формулировки документов я считаю, что в конце быстрой строковой операции существует неявный барьер памяти, поэтому любое переупорядочение видно только между хранилищами, созданными строковой операцией, а не между ней и другими хранилищами. то есть вам все еще не нужен sfence после rep movs.
Таким образом, для больших выровненных буферов на Intel IvB и более поздних rep stos реализация memset может превзойти любую другую реализацию. Тот, который использует movnt хранилища (которые не оставляют данные в кэше), также должен быть близок к насыщению полосы пропускания записи в основную память, но на практике может не совсем соответствовать. Смотрите комментарии для обсуждения этого, но я не смог найти ни одного номера.
Для небольших буферов разные подходы имеют очень разные объемы служебной информации. Микробенчмарки могут сделать циклы копирования SSE/AVX лучше, чем они есть, потому что выполнение копии с одинаковым размером и выравниванием каждый раз позволяет избежать ошибочных прогнозов ветвления в коде запуска/очистки. IIRC, он рекомендовал использовать векторизованный цикл для копий под 128B на процессорах Intel (не rep movs). Пороговое значение может быть выше, в зависимости от процессора и окружающего кода.
В руководстве по оптимизации Intel также обсуждаются издержки для различных реализаций memcpy, и что rep movsb имеет больший штраф за смещение, чем movdqu.
См. Код для оптимизированной реализации memset/memcpy для получения дополнительной информации о том, что делается на практике. (например, библиотека Agner Fog).
Если ваш процессор имеет бит CPUID ERMSB, то команды rep movsb и rep stosb выполняются иначе, чем на старых процессорах.
См. Справочное руководство по оптимизации Intel, раздел 3.7.6 Расширенные операции REP MOVSB и REP STOSB (ERMSB).
И руководство, и мои тесты показывают, что преимущества REP STOSB проявляются только в больших блоках памяти размером более 128 байт. На меньших блоках, таких как 5 байт, показанный вами код (mov byte [edi], al; inc edi; dec ecx; jnz Clear) будет намного быстрее, поскольку затраты на запуск REP STOSB очень высоки - около 35 циклы.
Чтобы получить преимущества REP STOSB на новых процессорах с битом CPUID ERMSB, должны выполняться следующие условия: - целевой буфер должен быть выровнен по 16-байтовой границе; - если длина кратна 64, это может привести к еще большей производительности; - бит направления должен быть установлен "вперед" (CLD).
ERMSB начинает превосходить другие методы, когда длина составляет не менее 128 байт, потому что, как я писал, в ERMSB наблюдается высокий внутренний запуск - около 35 циклов. ERMSB начинает явно превосходить другие методы, когда длина превышает 2048 байтов.
Когда буфер назначения выровнен на 16 байтов, REP STOSB с использованием ERMSB может работать лучше, чем подходы SIMD. При неправильном выравнивании буфера назначения производительность memset() с использованием ERMSB может снизиться примерно на 20% по сравнению с выровненным регистром для процессоров, основанных на кодовом имени микроархитектуры Intel Ivy Bridge. Напротив, реализация SIMD REP STOSB будет испытывать меньшую деградацию при неправильном выравнивании пункта назначения.
У меня есть процессор Intel Core i5 6600 с 32 КБ L1, 256 КБ L2 и 6 МБ L3, и я мог получить ~ 100 ГБ/с на REP STOSB с 32K блоками.
Вот результаты реализации REP STOSB memset():
Вот результаты реализации memset(), которая использует MOVDQA [RCX], XMM0:
Как видите, в 64-битных блоках REP MOVSB работает медленнее, но, начиная с 128-байтовых блоков, REP MOVSB начинает превосходить другие методы, и разница очень значительна, начиная с блоков по 512 байт и более.